



PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-227139

(43)Date of publication of application: 03.09.1993

(51)Int.Cl.

H04L 7/00 H04B 3/00

(21)Application number: 04-056590

(71)Applicant :

MITSUBISHI ELECTRIC CORP

(22)Date of filing:

10.02.1992

(72)Inventor:

SUGITA MAKOTO


HANE TOSHINAO

YUZAWA TOMOHIKO

(54) DATA TRANSMISSION EQUIPMENT

(57)Abstract:

PURPOSE: To easily connect data transmission equipment to a communication network provided with a different frame synchronization pattern by changing the synchronous pulse of a frame synchronization circuit based on reception data from an other party terminal equipment. CONSTITUTION: Transmission data is sent to the programmable logic 12 of the terminal equipment 1, and a frame instruction bit from a bit generation circuit is multiplexed on the data at a the multiplexing circuit of the frame synchronization circuit formed on the logic 12. In such a way, multiplexed transmission data, after being converted to transmission data at a transmission line interface circuit 11, is sent out to a transmission line 4. Meanwhile, at a reception side, the data received via the transmission line 4, after being converted to an in-device signal at the transmission line interface circuit 21 of the terminal equipment 2, is sent out to the programmable logic 22 of the equipment 2, and the frame instruction bit is detected at a pattern coincidence circuit, and furthermore, a frame synchronous pulse is generated from a counter circuit, then, it is sent out to the inside of the equipment.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公额(A)

FΙ

(11)特許出願公開番号

特開平5-227139

(43)公開日 平成5年(1993)9月3日

(51)Int.Cl.5

識別記号

庁内整理番号

技術表示箇所

H04L 7/00

G 7928-5K

H 0 4 B 3/00

9199-5K

審査請求 未請求 請求項の数6(全10頁)

(21)出願番号

特願平4-56590

(22)出願日

平成 4年(1992) 2月10日

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 杉田 誠

尼崎市塚口本町8丁目1番1号 三菱電機

株式会社通信機製作所内

(72)発明者 羽根 稳尚

尼崎市塚口本町8丁目1番1号 三菱電機

株式会社通信機製作所内

(72)発明者 湯沢 智彦

尼崎市塚口本町8丁目1番1号 三菱電機

株式会社通信機製作所内


(74)代理人 弁理士 田澤 博昭 (外2名)

(54) 【発明の名称】 データ伝送装置

(57)【要約】

【目的】 異なるフレーム同期パターンをもつ通信網に 大規模な回路変更なしに接続可能とし、またシステムに 適した伝送品質を確保する。

【構成】 プログラマブルロジック12,22,84,85によって複数種類のフレーム同期回路や誤り制御回路を変更可能に形成し、当該プログラマブルロジック12,22,84,85に対するフレーム同期回路や誤り制御回路の変更を、随時、相手側からの回路データ,外部機器14,24,91,92の回路データ,内部の回路データなどに基づき、また、伝送路フレーム内の制御チャネルデータ,制御データ線のデータに基づいて指示する。



1、2:端末装図 3、4:伝送路

【特許請求の範囲】

【請求項1】 送信,受信のための伝送路を介して接続された複数の端末装置と、これらの各端末装置に設けられて、内部で生成したフレーム指示ビットを送信データに多重し、一方、受信データに多重されたフレーム指示ビットを検出してフレーム同期パルスを発出するフレーム同期回路を、与えられた制御信号に応じて変更可能にするプログラマブルロジックと、該プログラマブルロジックに対して、上記変更のための制御信号を相手側の端末装置からの受信データに基づいて生成し、出力する制御回路とを備えたデータ伝送装置。

【請求項2】 送信,受信のための伝送路を介して接続された複数の端末装置と、これらの各端末装置に設けられて、内部で生成したフレーム指示ビットを送信データに多重し、一方、受信データに多重されたフレーム指示ビットを検出してフレーム同期パルスを発出するフレーム同期回路を、与えられた制御信号に応じて変更可能にするプログラマブルロジックと、該プログラマブルロジックに対して、上記フレーム同期回路変更のための制御信号を、外部機器により指定される回路データに基づいて生成し、出力する制御回路とを備えたデータ伝送装置。

【請求項3】 送信,受信のための伝送路を介して接続された複数の端末装置と、これらの各端末装置に設けられて、内部で生成したフレーム指示ビットを送信データに多重し、一方、受信データに多重されたフレーム指示ビットを検出してフレーム同期パルスを発出するフレーム同期回路を、与えられた制御信号に応じて変更可能にするプログラマブルロジックと、該プログラマブルロジックに対して、上記変更のための制御信号を、データ発出・検索回路にメモリされて、必要時間毎に選択される回路データに基づいて生成し、出力する制御回路とを備えたデータ伝送装置。

【請求項4】 送信,受信のための伝送路を介して接続された複数の端末装置と、これらの各端末装置に設けられて、内部で生成したチェックビットを送信データに付加して符号化し、一方、受信データを原データに復元すると同時に誤り検出を行い、この検出した誤りを訂正する誤り制御回路を、与えられた制御信号に応じて変更可能にするプログラマブルロジックと、該プログラマブルロジックに対して、上記変更のための制御信号を相手側の端末装置からの伝送路フレーム内の制御チャネルデータまたは制御データ線からのデータに基づいて生成し、出力する制御回路とを備えたデータ伝送装置。

【請求項5】 送信,受信のための伝送路を介して接続された複数の端末装置と、これらの各端末装置に設けられて、内部で生成したチェックビットを送信データに付加して符号化し、一方、受信データを原データに復元すると同時に誤り検出を行い、この検出した誤りを訂正する誤り制御回路を、与えられた制御信号に応じて変更可

能にするプログラマブルロジックと、上記誤りの検出結果に基づき誤り確率を検出する誤り確率検出回路と、上記プログラマブルロジックに対して、上記変更のための制御信号を上記誤り確率検出回路からの回路データまたはこの回路データがのせ込まれている伝送路フレーム内の制御チャネルデータに基づいて生成し、出力する制御回路とを備えたデータ伝送装置。

【請求項6】 送信,受信のための伝送路を介して接続された複数の端末装置と、これらの各端末装置に設けられて、内部で生成したチェックビットを送信データに付加して符号化し、一方、受信データを原データに復元すると同時に誤り検出を行い、この検出した誤りを訂正する誤り制御回路を、与えられた制御信号に応じて変更可能にするプログラマブルロジックと、該プログラマブルロジックに対して、上記変更のための制御信号を外部機器により指定された回路データに基づいて生成し、出力する制御回路とを備えたデータ伝送装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、複数の端末装置等の間でデータを転送するのに利用するデータ伝送装置に関するものである。

[0002]

【従来の技術】図8は従来のデータ伝送装置を示し、図において、1,2はデータ送受信機能を有する端末装置、3は端末装置1,2間を結び、かつ端末装置2を送信端、端末装置1を受信端とする同軸ケーブルあるいは光ケーブルなどの伝送路、4は端末装置1を送信端、端末装置2を受信端とする同軸ケーブルあるいは光ケーブルなどの伝送路である。

【0003】また、端末装置1内において、11は伝送データ信号と端末装置1内で処理される電気信号との変換を行う伝送路インタフェース回路、16は伝送路インタフェース回路11で受信変換した受信データからフレーム指示ビットを検出し、かつデータ検索を行うためのフレーム同期パルスを発出するフレームパルス検出回路、17はフレーム指示ビットを生成し、このフレーム指示ビットをデータ認識情報として、端末装置1内で処理された電気信号に多重するフレームパルス生成回路である。

【0004】さらに、端末装置2内において、21は伝送データ信号と端末装置2内で処理される電気信号との変換を行う伝送路インタフェース回路、27は伝送路インタフェース回路21で受信変換した受信データからフレーム指示ビットを検出し、かつデータ検索を行うためのフレーム同期パルスを発出するフレームパルス検出回路、26はフレーム指示ビットを生成し、このフレーム指示ビットをデータ認識情報として、端末装置2内で処理された電気信号に多重するフレームパルス生成回路である。

【0005】次に動作について説明する。まず、端末装置2を送信側、端末装置1を受信側に用いる場合には、データは端末装置2のフレームパルス生成回路26に送られ、ここで生成されたフレーム指示ビットをこのデータに多重した後伝送路インタフェース回路21に送られる。伝送路インタフェース回路21は当該フレーム指示ビットとともに送信データを、伝送路3に送出する。

【0006】また、受信側では送出された送信データを端末装置1の伝送路インタフェース回路11で受信し、これを装置内信号に変換してフレームパルス検出回路16に転送する。フレームパルス検出回路16は転送されたデータ信号からフレーム指示ビットを検出し、フレーム同期パルスを発出する。

【0007】一方、端末装置1から端末装置2〜伝送されるデータも、上記同様に、端末装置1のフレームパルス生成回路17に送られ、ここで生成されたフレーム指示ビットをこのデータに多重した後、伝送路インタフェース回路11に送られる。この伝送路インタフェース回路11は当該フレーム指示ビットとともに送信データを伝送路4に送出する。

【0008】受信側では送出された送信データを端末装置2の伝送路インタフェース回路21で受信し、これを装置内信号に変換して、フレームパルス検出回路27に転送する。フレームパルス検出回路27は転送されたデータ信号からフレーム指示ビットを検出し、フレーム同期パルスを発出する。

【0009】また、フレーム指示ビットによるフレーム 同期を行わせる上記データ伝送装置に対し、図9に示すようなデータの誤り訂正を行わせるデータ伝送装置が提案されている。これについて説明すると、71は端末装置としての加入者側の網終端装置であり、72は端末装置としての交換局側の端局装置、73はこれら網終端装置71と端局装置72との間を接続している伝送路、74は伝送路73を介して伝送される信号と、網終端装置71内で処理される信号との変換を行う伝送路インタフェース回路である。

【0010】また、76は送信データにチェックビットを付加して符号化する符号化回路、78は伝送路インタフェース回路74で受信・変換した受信データを、復号化して誤りを検出する復号化回路、80は復号化回路78からデータを、誤り検出結果に基づいて訂正する訂正回路である。

【0011】さらに、端周装置72内において、75は 伝送路インタフェース回路74と同等の伝送路インタフェース回路、77は符号化回路76と同等の符号化回路、79は復号化回路78と同等の復号化回路、81は 訂正回路80と同等の訂正回路である。なお、82は符 号化回路76,復号化回路78,訂正回路80から構成 されて、伝送データの誤り検出,訂正を行う誤り制御回路、83は誤り制御回路82と同等の誤り制御回路であ る。

【0012】次に動作について説明する。データ伝送装置ではデータを伝送している際、伝送信号は雑音や瞬断等の妨害を受け、受信信号の中に確率的に誤りが発生することがあるが、このようなデータ伝送では、誤りの発生がないことが要求される。この要求を満たすために、伝送中に発生した誤りを検出し、その検出した誤りを訂正することが行われている。

【0013】すなわち、加入者側から送信される伝送データは、網終端装置71の符号化回路76に送られて、チェックビットが付加された後、伝送路インタフェース回路74に送られる。この伝送路インタフェース回路74は符号化された送信データを変換処理して伝送路73に送出する。

【0014】一方、交換局側では、その送信データを端局装置72の伝送路インタフェース回路75で受信し、変換処理を行った後、復号化回路79に転送する。復号化回路79では受け取った符号化されている受信データを原データに復元すると同時に、誤りを検出して、復元したデータと共に、誤り検出結果を訂正回路81に転送する。この訂正回路81は復元されたデータを誤り検出結果に基づいて訂正する。

【0015】なお、交換局側より加入者側へ伝送されるデータも、同様にして端局装置72の符号化回路77でチェックビットが付加され、この後、網終端装置71の復号化回路78で復元されると同時に、誤りが検出され、その検出結果に基づいて訂正回路80で訂正が行われる。

[0016]

【発明が解決しようとする課題】従来のデータ伝送装置 は以上のように構成されているので、まず、図8に示す データ伝送装置では、フレーム指示ビットによって定め られたフレーム同期しか行えず、他のフレーム同期方式 を有する伝送装置との接続に際しては、大規模な回路変 更を要するなどの問題点があった。

【0017】また、図9に示す従来のデータ伝送装置では、誤り検出能力および誤り訂正能力を向上または低下させるためには、誤り検出を行う復号化回路78,79 および訂正回路80,81をハード的に変更または交換しなければならず、その変更,交換の作業が煩わしいなどの問題点があった。

【0018】この請求項1の発明は上記のような問題点を解消するためになされたものであり、送受信間で定められた通信規約を変更可能にし、異なるフレーム同期パターンを、通信網に対して、大規模な回路変更なしに接続できるデータ伝送装置を得ることを目的とする。

【0019】また、この請求項2の発明は外部機器により指定される回路データに基づいて、フレーム同期パターンを変化させることにより、大規模な回路変更なしに、複数種類のフレーム同期パターンを通信網へ接続で

きるデータ伝送装置を得ることを目的とする。

【0020】この請求項3の発明は内部にメモリされた 複数種類の回路データを必要時間ごとに選択し、この選 択した回路データに基づいて、プログラムロジック上に フレーム同期回路を形成できるデータ伝送装置を得るこ とを目的とする。

【0021】また、この請求項4の発明は伝送路フレーム内の制御チャネルデータなどに基づいて、誤り検出回路や訂正回路の変更を指示することにより、システムに適した伝送品質を確保できるデータ伝送装置を得ることを目的とする。

【0022】この請求項5の発明は誤り確率検出回路からの制御データに基づいて誤り検出回路や訂正回路の変更を指示することにより、システムに適した伝送品質を確保できるデータ伝送装置を得ることを目的とする。

【0023】また、この請求項6の発明は外部機器から 指定される回路データに基づいて、誤り検出回路や訂正 回路の変更を指示することにより、システムに適した伝 送品質を確保できるデータ伝送装置を得ることを目的と する。

[0024]

【課題を解決するための手段】この請求項1の発明に係るデータ伝送装置は、送信,受信のための伝送路を介して接続された複数の端末装置と、これらの各端末装置に設けられて、内部で生成したフレーム指示ビットを送信データに多重されたフレーム指示ビットを検出してフレーム同期パルスを発出するフレーム同期回路を、与えられた制御信号に応じて変更可能にするプログラマブルロジックとを備え、制御装置に、該プログラマブルロジックに対して、上記変更のための制御信号を相手側の端末装置からの受信データに基づいて生成させ、かつ出力させるようにしたものである。

【0025】また、この請求項2の発明に係るデータ伝送装置は、送信,受信のための伝送路を介して接続された複数の端末装置と、これらの各端末装置に設けられて、内部で生成したフレーム指示ビットを送信データに多重し、一方、受信データに多重されたフレーム指示ビットを検出してフレーム同期パルスを発出するフレーム同期回路を、与えられた制御信号に応じて変更可能にするプログラマブルロジックとを備え、制御装置に、該プログラマブルロジックに対して、上記フレーム同期回路変更のための制御信号を、外部機器により指定される回路データに基づいて生成させ、かつ出力させるようにしたものである。

【0026】この請求項3の発明に係るデータ伝送装置は、送信,受信のための伝送路を介して接続された複数の端末装置と、これらの各端末装置に設けられて、内部で生成したフレーム指示ビットを送信データに多重し、一方、受信データに多重されたフレーム指示ビットを検

出してフレーム同期パルスを発出するフレーム同期回路を、与えられた制御信号に応じて変更可能にするプログラマブルロジックとを備え、制御回路に、該プログラマブルロジックに対して、上記変更のための制御信号を、データ発出・検索回路にメモリされて必要時間毎に選択される回路データに基づいて生成させ、かつ出力させるようにしたものである。

【0027】また、この請求項4の発明に係るデータ伝送装置は、送信、受信のための伝送路を介して接続された複数の端末装置と、これらの各端末装置に設けられて、内部で生成したチェックビットを送信データに付加して符号化し、一方、受信データを原データに復元すると同時に誤り検出を行い、この検出した誤りを訂正する誤り制御回路を、与えられた制御信号に応じて変更可能にするプログラマブルロジックとを備え、制御回路に、該プログラマブルロジックに対して、上記変更のための制御信号を相手側の端末装置からの伝送路フレーム内の制御チャネルデータまたは制御データ線からのデータに基づいて生成させ、かつ出力させるようにしたものである。

【0028】この請求項5の発明に係るデータ伝送装置は、送信,受信のための伝送路を介して接続された複数の端末装置と、これらの各端末装置に設けられて、内部で生成したチェックビットを送信データに付加して符号化し、一方、受信データを原データに復元すると同時に誤り検出を行い、この検出した誤りを訂正する誤り制御回路を、与えられた制御信号に応じて変更可能にするプログラマブルロジックと、上記誤りの検出結果に基づき誤り確率を検出する誤り確率検出回路とを備え、制御回路に、上記プログラマブルロジックに対して、上記変更のための制御信号を上記誤り確率検出回路からの回路データまたはこの回路データがのせ込まれている伝送路フレーム内の制御チャネルデータに基づいて生成させ、かつ出力させるようにしたものである。

【0029】また、この請求項6の発明に係るデータ伝送装置は、送信、受信のための伝送路を介して接続された複数の端末装置と、これらの各端末装置に設けられて、内部で生成したチェックビットを送信データに付加して符号化し、一方、受信データを原データに復元すると同時に誤り検出を行い、この検出した誤りを訂正する誤り制御回路を、与えられた制御信号に応じて変更可能にするプログラマブルロジックとを備え、制御回路に、該プログラマブルロジックに対して、上記変更のための制御信号を外部機器により指定された回路データに基づいて生成させ、かつ出力させるようにしたものである。

[0030]

【作用】この請求項1の発明における制御回路は、複数 種類のフレーム同期回路を変更可能に形成するプログラ マブルロジックに対して、随時、上記フレーム同期回路 の変更を相手側から受信した回路データに基づいて指示 することにより、プログラマブルロジック上のフレーム 同期パターンを必要に応じて変化させて、大規模な回路 変更なしに、複数種類のフレーム同期パターンの通信網 への接続を可能にする。

【0031】また、この請求項2の発明における制御回路は、複数種類のフレーム同期回路を変更可能に形成するプログラマブルロジックに対して、随時、上記フレーム同期回路の変更を外部機器から指定される回路データに基づいて指示することにより、プログラマブルロジック上のフレーム同期パターンを必要に応じて変化させて、大規模な回路変更なしに、複数種類のフレーム同期パターンの通信網への接続を可能にする。

【0032】この請求項3の発明における制御回路は、複数種類のフレーム同期回路を変更可能に形成するプログラマブルロジックに対して、随時、上記フレーム同期回路の変更を外部機器から指示される回路データに基づいて指示することにより、プログラマブルロジック上のフレーム同期パターンを必要に応じて変化させて、大規模な回路変更なしに、複数種類のフレーム同期パターンの通信網への接続を可能にする。

【0033】この請求項4の発明における制御回路は、複数種類の誤り検出・訂正回路を変更可能に形成するプログラマブルロジックに対して、その誤り検出・訂正回路の変更を伝送路フレーム内の制御チャネルデータや制御データ線からのデータに基づいて指示することにより、プログラマブルロジック上の誤り検出・訂正回路を変化させて、それぞれのシステムに適した伝送品質を確保する。

【0034】また、請求項5の発明における制御回路は、複数種類の誤り検出・訂正回路を変更可能に形成するプログラマブルロジックに対して、その誤り検出・訂正回路の変更を、誤り確率検出回路からの回路データやこの回路データがのせ込まれている伝送路フレーム内の制御チャネルデータに基づいて指示することにより、プログラマブルロジック上の誤り検出・訂正回路を変化させて、そのシステムに要求される伝送品質を一定に保つようにする。

【0035】また、この請求項6の発明における制御回路は、複数種類の誤り検出・訂正回路を変更可能に形成するプログラマブルロジックに対して、その誤り検出・訂正回路の変更を、外部機器から指定される回路データに基づいて指示することにより、プログラマブルロジック上の誤り検出・訂正回路を変化させて、それぞれのシステムに適した伝送品質を確保する。

[0036]

【実施例】実施例1.以下、この発明の一実施例を図について説明する。図1において、1,2は端末装置、3は各端末装置1,2を繋ぐ同軸ケーブルまたは光ケーブル等の伝送路、11,21は伝送路インタフェース回路であり、これらは図8に同一符号を付した従来のそれら

と同一、あるいは相当部分であるため詳細な説明を省略 する。

【0037】12,22は各端末装置1,2においてフレーム指示ビットを生成し、送信データにこれらのフレーム指示ビットを多重するとともに、受信データに多重されているフレーム指示ビットを検出してフレーム同期パルスを発出するフレーム同期回路を、与えられる制御信号に応じて変更可能に形成するプログラマブルロジック、13,23はこれらの各プログラマブルロジック12,22に対し、前記フレーム同期回路の変更,指示のための制御信号を、相手側からの受信データに基づいて生成、出力する制御回路である。

【0038】また、図2は上記プログラマブルロジック12,22内に形成されたフレーム同期回路の一例を示すブロック図であり、同図において、51はクロック信号CLKとリセット信号Rとによって制御されるフレームパルス生成回路であり、指示されたフレーム長毎にフレーム同期パルスを発出するカウンタ回路63と、定められたフレーム指示ビットを生成するビット生成回路62と、送信データDATA・Sに上記フレーム指示ビットを多重する多重化回路61とから構成されている。

【0039】さらに、52はクロック信号CLKとリセット信号Rによって制御されるフレームパルス検出回路52で、これが受信データDATA・Rに多重されているフレーム指示ビットを検出するパターン一致回路64と、フレーム同期パルスSYNを生成するカウンタ回路65とから構成されている。

【0040】次に動作について説明する。まず、送信データは該当する端末装置1,2のうち、例えば端末装置1のプログラマブルロジック12に送られ、その上に形成されている、例えば図2に示すフレーム同期回路の多重化回路61でピット生成回路62からのフレーム指示ビットが多重される。こうして多重化された送信データは、伝送路インタフェース回路11において伝送データに変換された後、伝送路4へ送出される。

【0041】一方、受信側では、伝送路4を通して受け取ったデータを、端末装置2の伝送路インタフェース回路21に於て装置内信号に変換した後、プログラマブルロジック22に送り、パターン一致回路64においてフレーム指示ビットを検出し、さらにカウンタ回路65からフレーム同期パルスSYNを生成し、装置内へ送出する。なお、送信データを端末装置2に送る場合も、上記同様の動作となる。

【0042】ここで、プログラマブルロジック12,22の上に形成されるフレーム同期回路は、制御回路13,23からプログラマブルロジック12あるいは22に与えられる制御信号の指定によって、随時書き換えられる

【0043】なお、上記制御信号は伝送路4または3を介して相手側の端末装置1または2より送信され、伝送

路インタフェース回路 2 1 または 1 1 で分離された回路 データに基づいて、制御回路 2 3 または 1 3 で生成され、この回路データはそれぞれ送信側端末装置および受信側端末装置のいずれかの側からも遠隔制御することが可能となる。

【0044】また、端末装置1,2間で伝送されるデータに対するフレーム同期方式は、上り、下りで必ずしも同一である必要はなく、上りと下りでそれぞれ別々のフレーム同期回路をプログラマブルロジック12,22上に形成するようにしてもよい。

【0045】このようにして、制御回路13,23によってプログラマブルロジック12,22上に、図2に示すような複数種類のフレーム同期回路を随時書き換えてやれば、送受信間で定められた通信規約を必要に応じて変更することが可能となり、異なるフレーム同期パターンをもつ通信網に、大規模な回路変更なしに、接続可能とすることができる。

【0046】実施例2. 図3はこの発明の第2の実施例を示すブロック図であり、図1と同一部分には同一符号を付してその重複する説明を省略する。同図において、14,24は制御回路13,23に回路データを与える外部機器としてのモデム装置である。

【0047】なお、制御回路13,23はプログラマブルロジック12,22に対するフレーム同期回路の変更を、このモデム装置14あるいは24より与えられた回路データに基づいて指示する点で、図1に示すそれとは異なっている。

【0048】次に動作について説明する。制御回路13,23はモデム装置14あるいは24より回路データを読み出し、その回路データに基づいて制御信号を生成して、プログラマブルロジック12あるいは22はその上に受け取った制御信号に対応するフレーム同期を形成する。なお、以後の動作については、図1に示す実施例の場合と同様であるため、その説明は省略する。

【0049】また、この第2の実施例では各制御回路13,23への回路データをモデム装置14あるいは24から入力する場合について説明したが、他の外部機器から入力するようにしてもよく、上記実施例と同様の効果を奏する。

【0050】実施例3. 図4はこの発明の第3の実施例を示すブロック図であり、これが第1の実施例と異なるところは、各端末装置1,2にそれぞれデータ発出・検索回路15,25を設けた点である。これらの各データ発出・検索回路15,25は内部に複数種類メモリされた回路データを必要時間毎に選択し、制御回路13,23は受け取ったその回路データに基づいて制御信号を生成して、プログラマブルロジック12,22にそれぞれ送るように動作する。

【0051】また、上記回路データは他のデータととも

に受信側の端末装置へ送られ、その各伝送路インタフェース回路11または21で分離されて、制御回路13または23に入力される。制御回路13または23は受け取った回路データに基づいて制御信号を生成し、それをプログラマブルロジック12または22に送る。

【0052】このようにして制御信号を受け取った各プログラマブルロジック12または22は、各制御信号に対するフレーム同期回路をそれぞれの上に形成し、以下、上記各実施例の場合と同様に動作する。

【0053】実施例4.また、図5は図9に対応するこの発明の第4の実施例を示すブロック図であり、同図において、71は端末装置としての網終端装置、72は該網終端装置71とデータの授受を行う端末装置としての端局装置、73は伝送路、74,75は伝送路インタフェース回路であり、これらは図9に同一符号を付したものと同一あるいは相当部分であるため、その重複する説明を省略する。

【0054】また、84,85は送信データにチェック ビットを付加して符号化するとともに、受信データを原 データに復元し、それと同時に誤りを検出し、さらにそ の検出結果に基づいて訂正を行う誤り制御回路を、与え られた制御信号に応じて変更可能に形成するプログラマ ブルロジックである。

【0055】そして、86,87は制御回路で、これらはプログラマブルロジック84,85をそれぞれ供給する上記誤り制御回路の変更指示のための制御信号を出力する。すなわち、制御回路86は端局装置72からの伝送路フレーム内の制御チャネルデータに基づいて制御信号を出力し、制御回路87は端末装置71からの伝送路フレーム内の制御チャネルデータおよび制御データ線88からのデータに基づいて制御信号を生成する。

【0056】次に動作について説明する。加入者側から送信される送信データは、網終端装置71のプログラマブルロジック84に送られ、その上に形成されている符号化回路によって、チェックビットが付加される。また、こうして符号化された送信データは、伝送路インタフェース回路74でデータの変換処理がなされた後、伝送路73に送出される。

【0057】一方、変換局側では、その送信データを端局装置72の伝送路インタフェース回路75で変換処理してプログラマブルロジック85に転送し、当該プログラマブルロジック85上の復号化回路によって、それを原データに復元すると同時に、誤りを検出する。さらに、同じく、プログラマブルロジック85上に形成された訂正回路に転送されて、この訂正回路で誤り検出結果に基づいて原データの訂正が行われる。

【0058】さらに、交換局側より加入者側へ伝送されるデータも、同様に端局装置72のプログラマブルロジック85上の符号化回路でチェックビットが付加されて、網終端装置71のプログラマブルロジック84上の

復号化回路および訂正回路で、誤りの検出および訂正が なされて、原データに復元される。

【0059】ここで、プログラマブルロジック84,85の上に形成される符号化回路,復号化回路,訂正回路で構成される誤り制御回路は、制御回路86あるいは87からプログラマブルロジック84あるいは85に与えられる制御信号の指示によって随時書き換えられる。

【0060】なお、制御回路86からの制御信号は、伝送路73を介して端局装置72より送信され、伝送路インタフェース回路74で分離されたフレーム内の制御チャネルデータに基づいて制御回路86で生成される。

【0061】また、制御回路87からの制御信号は、制御データ線88から送られてくるデータに基づいて制御回路87で生成される。さらに、網終端装置71における誤り制御回路の変更完了結果は、伝送路73を介してフレーム内の制御チャネルデータによって端局装置72の制御回路87に送信される。

【0062】実施例5.図6はこの発明の第5の実施例を示すブロック図であり、図1と同一の構成部分には同一符号を付して、その重複する説明を省略する。同図において、89はプログラマブルロジック85から誤りの検出結果を入力して誤り確率を検出し、その検出結果によってプログラマブルロジック84,85を制御する制御回路86,87をコントロールするためのデータを与える誤り確率検出回路である。また、90は誤り確率検出回路89からの制御データを、伝送路フレーム内の制御チャネルデータ領域にのせ込む機能を持った伝送路インタフェース回路である。

【0063】次に動作について説明する。誤り確率検出 回路89はプログラマブルロジック85上に形成された 誤り制御回路内の誤り検出回路からの誤り検出結果を入 力として誤り確率を検出し、この検出結果に基づいて制 御回路87,86をコントロールするためのデータを生 成して、制御回路87,伝送路インタフェース回路90 に送る。

【0064】このため、この伝送路インタフェース回路90は誤り確率検出回路89からの制御データを、伝送路フレーム上の制御チャネル領域内にのせ込んで、伝送路73に送出する。以降の動作については、図5に示す第4の実施例の場合と同様であるため、その説明を省略する。

【0065】実施例6. 図7はこの発明の第6の実施例を示すプロック図で、これが図1に示すものと異なるところは、制御回路86,87に回路データを与える外部機器91,92をそれぞれ接続した点である。これによれば、外部機器91,92から各制御回路86,87へ回路データを与え、これにより、各制御回路86,87は誤り制御回路の変更を各プログラマブルロジック84,85に与えることができる。

[0066]

【発明の効果】以上のように、この請求項1の発明によれば送信、受信のための伝送路を介して接続された複数の端末装置と、これらの各端末装置に設けられて、内部で生成したフレーム指示ビットを送信データに多重し、一方、受信データに多重されたフレーム指示ビットを送出するフレーム同期パルスを発出するフレーム同期の路を、与えられた制御信号に応じて変更可能にするプログラマブルロジックとを備え、制御装置に、該プログラマブルロジックに対して、上記変更のための制御信号を相手側の端末装置からの受信データに基づいて生成させ、かつ出力させるように構成したので、プログラマブルロジック上のフレーム同期回路を必要に応じて随時変化させることができるものが得られる効果がある。

【0067】また、この請求項2の発明によれば送信, 受信のための伝送路を介して接続された複数の端末装置 と、これらの各端末装置に設けられて、内部で生成したフレーム指示ビットを送信データに多重し、一方、受信データに多重されたフレーム指示ビットを検出してフレーム同期の路を、でフレーム同期の路を、マブルロジックとを備え、制御装置に、該プログラマブルロジックとを備え、制御装置に、該プログラマブルロジックに対して、上記フレーム同期の路変更のための制御信号を、外部機器により指定される回路データに基づいて変換/復元回路の変更を指示することで、プログラマブルロジック上のフレーム同期回路を必要に応じて随時変化させることができるものが得られる効果がある。

【0068】この請求項3の発明によれば送信,受信の ための伝送路を介して接続された複数の端末装置と、こ れらの各端末装置に設けられて、内部で生成したフレー ム指示ビットを送信データに多重し、一方、受信データ に多重されたフレーム指示ビットを検出してフレーム同 期パルスを発出するフレーム同期回路を、与えられた制 御信号に応じて変更可能にするプログラマブルロジック とを備え、制御回路に、該プログラマブルロジックに対 して、上記変更のための制御信号を、データ発出・検索 回路にメモリされて必要時間毎に選択される回路データ に基づいて生成させ、かつ出力させるように構成したの で、内部メモリに記憶された複数種類の回路データを必 要時間ごとに選択して、この回路データに基づいて、プ ログラマブルロジック上のフレーム同期回路を必要に応 じて随時変化させることができるものが得られる効果が ある。

【0069】また、この請求項4の発明によれば送信、受信のための伝送路を介して接続された複数の端末装置と、これらの各端末装置に設けられて、内部で生成したチェックビットを送信データに付加して符号化し、一方、受信データを原データに復元すると同時に誤り検出を行い、この検出した誤りを訂正する誤り制御回路を、

与えられた制御信号に応じて変更可能にするプログラマブルロジックとを備え、制御回路に、該プログラマブルロジックに対して、上記変更のための制御信号を相手側の端末装置からの伝送路フレーム内の制御チャネルデータまたは制御データ線からのデータに基づいて生成させ、かつ出力させるように構成したので、プログラマブルロジック上の誤り制御回路を必要に応じて随時変化させることが可能となり、それぞれのシステムに適した伝送品質を確保することができるものが得られる効果がある。

【0070】この請求項5の発明によれば送信,受信の ための伝送路を介して接続された複数の端末装置と、こ れらの各端末装置に設けられて、内部で生成したチェッ クビットを送信データに付加して符号化し、一方、受信 データを原データに復元すると同時に誤り検出を行い、 この検出した誤りを訂正する誤り制御回路を、与えられ た制御信号に応じて変更可能にするプログラマブルロジ ックと、上記誤りの検出結果に基づき誤り確率を検出す る誤り確率検出回路とを備え、制御回路に、上記プログ ラマブルロジックに対して、上記変更のための制御信号 を上記誤り確率検出回路からの回路データまたはこの回 路データがのせ込まれている伝送路フレーム内の制御チ ャネルデータに基づいて生成させ、かつ出力させるよう に構成したので、プログラマブルロジック上の誤り制御 回路を、誤り発生確率によって随時変化させることが可 能となり、システムに要求される伝送品質を一定に保こ とができるものが得られる効果がある。

【0071】また、請求項6の発明によれば送信,受信のための伝送路を介して接続された複数の端末装置と、これらの各端末装置に設けられて、内部で生成したチェックビットを送信データに付加して符号化し、一方、受信データを原データに復元すると同時に誤り検出を行い、この検出した誤りを訂正する誤り制御回路を、与えられた制御信号に応じて変更可能にするプログラマブルロジックとを備え、制御回路に、該プログラマブルロジックに対して、上記変更のための制御信号を外部機器により指定された回路データに基づいて生成させ、かつ出

力させるように構成したので、外部機器から指定された 回路データに従って、プログラマブルロジック上の誤り 制御回路を必要に応じて随時変化させることが可能とな り、それぞれのシステムに適した伝送品質を確保できる ものが得られる効果がある。

【図面の簡単な説明】

【図1】この発明の第1の実施例によるデータ伝送装置を示すブロック図である。

【図2】図1におけるプログラマブルロジック上に形成されるフレーム同期回路の一例を示すブロック図である。

【図3】この発明の第2の実施例によるデータ伝送装置を示すブロック図である。

【図4】この発明の第3の実施例によるデータ伝送装置を示すブロック図である。

【図5】この発明の第4の実施例によるデータ伝送装置を示すプロック図である。

【図6】この発明の第5の実施例によるデータ伝送装置を示すブロック図である。

【図7】この発明の第6の実施例によるデータ伝送装置を示すブロック図である。

【図8】従来のデータ伝送装置を示すブロック図であ ス

【図9】従来の他のデータ伝送装置を示すブロック図である。

【符号の説明】

1, 2 端末装置

3, 4, 73 伝送路

14,24 モデム装置(外部機器)

15, 25 データ発出・検索回路

12, 22, 84, 85 プログラマブルロジック

13, 23, 86, 87 制御回路


71 網終端装置(端末装置)

72 端局装置(端末装置)


89 誤り確率検出回路


91,92 外部機器

[図6]




【図7】






(62) DATA S | SHUDB | CLK R | 63 | CLK R | SYN | カウンタ回路 | 65 | SYN |

【図2】





【図9】

